当前位置:主页 > 365bet体育直播 > 正文
  • [转]OC门和逻辑(包括逻辑图)
  • 日期:2019-05-13   点击:   作者:365bet注册   来源:365bet国际
扩展电阻:1。当TTL电路控制COMS电路时,TTL电路产生的低电平低于COMS电路的最低电平(通常为3)。
在这种情况下,需要将一个上拉电阻连接到TTL输出,以提高高输出电平的值。
2. OC门的电路必须有一个上拉电阻,以增加输出的高值。
如图3所示,一些微控制器引脚通常使用上拉电阻来增加输出引脚的驱动能力。
4,CMOS芯片不能中断未使用的引脚以避免静电损坏,它们通常连接到上拉电阻,以提供释放路径并降低输入阻抗。
5.在芯片引脚上增加一个上拉电阻,以提高输出电平,从而改善芯片输入信号的噪声容限并提高抗干扰性。
6.提高总线的电磁干扰防护能力。
当引脚悬空时,它们易受外部电磁干扰。
长距离传输中的电阻失配容易引起反射波的干扰,下拉电阻是匹配的电阻,有效地消除了反射波的干扰。
选择上拉电阻值的原理如下。1.必须足够大,以节省功率和芯片电流吸收能力。电阻很大,电流很小。
2,电阻小,电流大,确保足够小的驱动电流。
3.在高速电路中,过大的上拉电阻会导致边缘平坦。
考虑前三点,通常介于1k和10k之间。
与抗跌落性相同
集电极开路输出具有以下优点:
1
您可以实现线条和功能。也就是说,您可以并联两个或多个输出,然后将上拉电阻连接到高电平。
因此,只要其中一个输出为低,结果就很低。也就是说,实现了该功能。
2
如上所述,这意味着当多个门输出连接在一起时不会造成损坏。
3
它可用于控制更高的级别。
典型应用是ULN2003。
4
与3一样,当输出断开时它是高阻抗并且可以用作输入端口。
对于典型应用,请参考MCU 8951的IO端口结构。设置为1时,它将成为输入端口。
在开路集电极(OC)或漏极开路(OD)输出的情况下,当输出高电平时,需要连接一个上拉电阻。由于OC或OD门,输出在设置期间浮动。
逻辑乘积函数可以通过直接互连线和逻辑来实现,即两个输出(包括两个或更多个)。
在诸如总线传输的实际应用中,多端口输出端子必须并联连接,并且TTL门的一般输出端子不能直接并联连接。否则,由于低阻抗,这些门的出口管形成大的短路电流。实际上,它会烧毁设备。
在硬件中,它可以用OC门或3态门(ST门)实现。
需要将上拉电阻添加到输出端口以实现线路门和OC门。
三态门(ST门)主要用于应用于多个门输出的共享数据总线。这些门使能信号(EN)中只有一个可以有效(当三态门的输出是输出时),以防止多个门输出同时占用数据总线。低阻抗推挽,无需连接负载电阻(负载)。开关速度比OC门快,三态门通常用作输出缓冲器。